論文關(guān)鍵詞：邊界掃描技術(shù)　JTAG　邊界掃描設(shè)計(jì)

　　論文摘要：邊界掃描技術(shù)是一種完整的、標(biāo)準(zhǔn)化的可測(cè)性設(shè)計(jì)方法，它提供了對(duì)電路板上元件的功能、互連等進(jìn)行測(cè)試的一種統(tǒng)一方案，極大地提高了系統(tǒng)測(cè)試的效率。該文詳細(xì)介紹了邊界掃描測(cè)試的原理、結(jié)構(gòu)，討論了邊界掃描測(cè)試技術(shù)的應(yīng)用。

　　集成電路的發(fā)展，特別是VLSI的出現(xiàn)和表面安裝工藝（SMT）的使用，使復(fù)雜的數(shù)字系統(tǒng)和A－SIC的測(cè)試變得越來(lái)越困難。鑒于此，聯(lián)合測(cè)試行動(dòng)組（JTAG）致力于可測(cè)性設(shè)計(jì)方法——邊界掃描技術(shù)的標(biāo)準(zhǔn)化工作，并于1990年被IEEE接納，形成了IEEE 1149.1“測(cè)試存取口及邊界掃描設(shè)計(jì)”標(biāo)準(zhǔn)。JTAG標(biāo)準(zhǔn)通過(guò)邊界掃描技術(shù)使IC各管腳的可控制性和可觀(guān)察性達(dá)到了100％，支持從器件級(jí)直至系統(tǒng)級(jí)的測(cè)試。

　　1 邊界掃描技術(shù)的基本原理

　　邊界掃描技術(shù)的工作原理是：JTAG測(cè)試儀器使用一個(gè)四線(xiàn)測(cè)試接口，將測(cè)試數(shù)據(jù)以串行方式由TDI輸入到邊界掃描寄存器中，通過(guò)TMS發(fā)送測(cè)試控制命令，經(jīng)TAP控制器控制邊界掃描單元完成測(cè)試數(shù)據(jù)的加載和響應(yīng)數(shù)據(jù)的采集。最后，測(cè)試響應(yīng)數(shù)據(jù)以串行掃描方式由TDO送出到JTAG測(cè)試儀器。JTAG測(cè)試儀器將捕獲到的響應(yīng)數(shù)據(jù)與期望的響應(yīng)進(jìn)行比較，如果數(shù)據(jù)一致，則說(shuō)明無(wú)故障存在。

　　邊界掃描測(cè)試總線(xiàn)由四個(gè)（另有一個(gè)TRST＊為可選）專(zhuān)用引腳組成：測(cè)試數(shù)據(jù)輸入（TestData In，TDI）、測(cè)試數(shù)據(jù)輸出（TestData Ou，t TDO）、測(cè)試模式選擇（TestMode Selec，t TMS）和測(cè)試時(shí)鐘（TestClock，TCK）。主要完成測(cè)試矢量輸入、測(cè)試相應(yīng)輸出和測(cè)試控制。器件內(nèi)邊界掃描結(jié)構(gòu)主要由測(cè)試存取口（TestAccessPor，t TAP）、TAP控制器（TAPController）、指令寄存器（Instruction Register，IR）和測(cè)試數(shù)據(jù)寄存器（DataRegister，DR）等組成。

　　邊界掃描測(cè)試的所有操作都是經(jīng)由測(cè)試訪(fǎng)問(wèn)端口，在TAP控制器的統(tǒng)一管轄之下實(shí)現(xiàn)的。TAP控制器是一個(gè)16位有限狀態(tài)機(jī)，在TCK的上升沿時(shí)刻，TAP控制器利用TMS管腳的控制信號(hào)控制IC中的邊界掃描單元進(jìn)行狀態(tài)轉(zhuǎn)換、測(cè)試數(shù)據(jù)的加載和測(cè)試響應(yīng)數(shù)據(jù)的采集。測(cè)試指令和數(shù)據(jù)通過(guò)TDI輸入到測(cè)試邏輯，從TDI送入的數(shù)據(jù)在一定的周期（由指令或是測(cè)試數(shù)據(jù)寄存器決定）后將輸出至TDO。簡(jiǎn)而言之，TAP提供了將指令／數(shù)據(jù)位流（bit stream）移位進(jìn)入，或者移位出核心邏輯的機(jī)制。當(dāng)其為指令位流時(shí)，用來(lái)選擇測(cè)試邏輯的哪個(gè)寄存器為有效。當(dāng)其為測(cè)試數(shù)據(jù)位流時(shí)，用來(lái)傳送適當(dāng)?shù)募?lì)／響應(yīng)到測(cè)試邏輯的當(dāng)前有效組件中。

　　2 邊界掃描測(cè)試方法

　　應(yīng)用邊界掃描技術(shù)，可實(shí)現(xiàn)器件間互連通路測(cè)試、器件和電路板的靜態(tài)功能測(cè)試和器件自測(cè)試。不同的測(cè)試在不同的工作方式下進(jìn)行。這些工作方式可以通過(guò)加載相應(yīng)指令到指令寄存器來(lái)選擇。

　　2.1 內(nèi)測(cè)試（IN TEST）

　　內(nèi)測(cè)試測(cè)試IC本身的邏輯功能，即測(cè)試電路板上集成電路芯片的內(nèi)部故障。測(cè)試向量由TDI輸入，并通過(guò)掃描路徑移位將測(cè)試向量施加到芯片的核心邏輯輸入端，邊界掃描寄存器的輸出單元捕獲核心邏輯的輸出值即響應(yīng)向量，根據(jù)輸入向量和輸出響應(yīng)，就可以對(duì)電路板上各芯片的內(nèi)部工作狀態(tài)做出測(cè)試分析。

　　在進(jìn)行內(nèi)測(cè)試時(shí)，通過(guò)邊界掃描測(cè)試總線(xiàn)發(fā)送自測(cè)試 “RUNBIST”命令，將芯片配置為自測(cè)試模式，自動(dòng)完成測(cè)試矢量加載和測(cè)試響應(yīng)分析，并通過(guò)邊界掃描測(cè)試總線(xiàn)輸出測(cè)試結(jié)果。

　　2.2 外測(cè)試方式（EXTEST）

　　外測(cè)試用于檢測(cè)各集成電路間連線(xiàn)以及板級(jí)互連故障，包括短路故障和斷路故障。此時(shí)邊界掃描寄存器把IC的內(nèi)部邏輯與被測(cè)板上其他元件隔離開(kāi)來(lái)。

　　器件間的互連通路測(cè)試是邊界掃描技術(shù)的基本測(cè)試類(lèi)型之一。基本方法為：從互連網(wǎng)絡(luò)一端的邊界掃描單元加載輸入值，發(fā)出外部測(cè)試“EXTEST”命令，然后通過(guò)互連網(wǎng)絡(luò)另一端的邊界掃描單元讀出響應(yīng)值，根據(jù)輸入輸出結(jié)果即可判斷是否存在互連通路上的故障。

　　在電路板的測(cè)試中出現(xiàn)最頻繁的是斷路和短路故障，傳統(tǒng)的逐點(diǎn)檢查的方法既麻煩又費(fèi)時(shí)，而通過(guò)邊界掃描技術(shù)的外部測(cè)試方式，把從TDO端輸出的邊界掃描寄存器的串行信號(hào)與正確的信號(hào)相比較，就可以方便有效地診斷出電路板引線(xiàn)及芯片引腳間的斷路和短路故障。這是邊界掃描技術(shù)一個(gè)非常顯著的優(yōu)點(diǎn)。

　　2.3 采樣測(cè)試方式（SAMPLE／RELOAD）

　　采樣測(cè)試方式用于對(duì)一個(gè)正在運(yùn)行的系統(tǒng)進(jìn)行實(shí)時(shí)監(jiān)控。當(dāng)集成電路芯片處于正常工作狀態(tài)下，將其數(shù)據(jù)采樣下來(lái)，經(jīng)掃描路徑送出來(lái)檢查系統(tǒng)的性能。

　　采樣測(cè)試在捕捉階段從輸入端并行輸入引腳的數(shù)據(jù)，為外測(cè)試做準(zhǔn)備。輸入單元移出器件標(biāo)識(shí)（ID Code）：選擇旁路寄存器，使數(shù)據(jù)在電路芯片間快速移位，可以觀(guān)察IC正常工作時(shí)輸入、輸出引腳的數(shù)據(jù)流。

 　　此外還有多種測(cè)試指令，他們的存在和不斷擴(kuò)充，使邊界掃描技術(shù)的應(yīng)用得以拓展和延伸，為集成電路的測(cè)試提供有效方法。

　　3 邊界掃描鏈路的實(shí)現(xiàn)

　　3.1 掃描器件的設(shè)置

　　電路板進(jìn)行設(shè)計(jì)時(shí)，首先要進(jìn)行測(cè)試性的優(yōu)化設(shè)計(jì)，主要有基于貪婪策略的次優(yōu)算法和基于色數(shù)理論的優(yōu)化算法，對(duì)電路板上的器件及引腳進(jìn)行優(yōu)化，目的就是設(shè)置最少的測(cè)試點(diǎn)獲得最大測(cè)試覆蓋面。根據(jù)文獻(xiàn)中的算法，對(duì)故障信息處理計(jì)算機(jī)電路的分析設(shè)置的測(cè)試點(diǎn)主要包括數(shù)據(jù)和地址總線(xiàn)、片選信號(hào)、DSP的讀寫(xiě)信號(hào)等進(jìn)行設(shè)置邊界掃描點(diǎn)。

　　設(shè)計(jì)掃描電路時(shí)主要有掃描器件直接替換和掃描結(jié)構(gòu)置入兩個(gè)途徑。如果電路中的器件存在同功能的邊界掃描器件，則采用器件直接替換；對(duì)不存在同功能的邊界掃描器件的元器件則采用掃描結(jié)構(gòu)置入法來(lái)實(shí)現(xiàn)掃描測(cè)試。故障信息處理計(jì)算機(jī)電路中的FPGA、CPLD就直接支持邊界掃描功能；開(kāi)關(guān)量模塊中的緩存器都存在同功能的掃描器件。其他測(cè)試點(diǎn)采用掃描結(jié)構(gòu)置入法實(shí)現(xiàn)邊界掃描。首先進(jìn)行簡(jiǎn)單的緩沖器、收發(fā)器、驅(qū)動(dòng)器掃描器件的測(cè)試，最后進(jìn)行FPGA、CPLD的掃描。

　　3.2 邊界掃描控制

　　整個(gè)系統(tǒng)的邊界掃描控制程序存儲(chǔ)在故障信息處理計(jì)算機(jī)中的，由計(jì)算機(jī)來(lái)協(xié)調(diào)實(shí)施整個(gè)測(cè)試過(guò)程，邊界掃描控制器接口可以在FPGA中實(shí)現(xiàn)，并負(fù)責(zé)向其他的電路板發(fā)送測(cè)試數(shù)據(jù)，完成分系統(tǒng)的邊界掃描測(cè)試。選用Alter公司的Cyclone系列FPGA芯片，型號(hào)是EP1C12F256C6。邊界掃描測(cè)試結(jié)果經(jīng)過(guò)邊界掃描控制器傳回DSP進(jìn)行處理。FPGA中應(yīng)用的是NIOSⅡ處理器單元，程序并用VHDL語(yǔ)言編寫(xiě)。

　　4 結(jié)束語(yǔ)

　　邊界掃描技術(shù)提供了從元器件到板級(jí)直至系統(tǒng)級(jí)的完整測(cè)試保障方案，已經(jīng)成為可測(cè)性設(shè)計(jì)的關(guān)鍵技術(shù)。隨著邊界掃描技術(shù)的發(fā)展和支持邊界掃描的芯片增加，在整個(gè)板級(jí)利用邊界掃描技術(shù)進(jìn)行可測(cè)性設(shè)計(jì)成為一種必然趨勢(shì)。JTAG不僅能測(cè)試集成電路芯片的輸入／輸出管腳的狀態(tài)，而且能夠測(cè)試芯片內(nèi)部工作情況以及直至引線(xiàn)極的斷路和短路故障。對(duì)芯片管腳的測(cè)試可以提供100％的故障覆蓋率，且能實(shí)現(xiàn)高精度的故障定位。

因此將邊界掃描技術(shù)廣泛應(yīng)用于軍用電子設(shè)備的設(shè)計(jì)和研制當(dāng)中，對(duì)降低軍事裝備系統(tǒng)的測(cè)試成本以及提高部隊(duì)?wèi)?zhàn)斗力都具有重要的意義。本文結(jié)合一個(gè)具體的故障信息處理系統(tǒng)，給出了邊界掃描技術(shù)在該系統(tǒng)中的設(shè)計(jì)應(yīng)用，經(jīng)過(guò)仿真驗(yàn)證、硬件測(cè)試，達(dá)到了系統(tǒng)設(shè)計(jì)的功能及指標(biāo)要求。因此，故障信息處理與邊界掃描技術(shù)結(jié)合，能夠快速完成多種電路的測(cè)試與診斷，具有廣闊的應(yīng)用前景。

　　參考文獻(xiàn)：

　　[1] 王孜，劉洪民，吳德馨.邊界掃描測(cè)試技術(shù)[J].半導(dǎo)體技術(shù)，2002(9).
　　[2] 趙紅軍，楊日杰，崔坤林，等.邊界掃描測(cè)試技術(shù)的原理及其應(yīng)用[J]. 現(xiàn)代電子技術(shù)，2005(11).
　　[3] 馬少霞，孟曉風(fēng)，鐘波.基于邊界掃描技術(shù)的測(cè)試系統(tǒng)設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2006(1).
　　[4] 俞梁英.邊界掃描在PCB測(cè)試中的應(yīng)用[J].山東輕工業(yè)學(xué)院學(xué)報(bào)(自然科學(xué)版)，2007(3).
　　[5] 徐建潔，李岳，胡政.邊界掃描測(cè)試系統(tǒng)軟件設(shè)計(jì)與實(shí)現(xiàn)[J].計(jì)算機(jī)測(cè)量與控制，2006(7).
　　[6] 倪軍，楊建寧.基于邊界掃描技術(shù)的數(shù)字系統(tǒng)測(cè)試研究[J].電子技術(shù)應(yīng)用，2006，(09).
　　[7] 楊虹，徐超強(qiáng)，侯華敏.基于邊界掃描技術(shù)的集成電路可測(cè)性設(shè)計(jì)[J].重慶郵電學(xué)院學(xué)報(bào)(自然科學(xué)版)，2006(6).
　　[8] 陳曉梅，孟曉風(fēng)，鐘波，等.邊界掃描技術(shù)的優(yōu)化設(shè)計(jì)[J].電子測(cè)量技術(shù)，2006，(3).
　　[9] 雷加，黃新，顏學(xué)龍，等.系統(tǒng)級(jí)邊界掃描測(cè)試系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J].電子測(cè)量技術(shù)，2006(4).
　　[10] 程云波，方葛豐.基于邊界掃描技術(shù)的電路板可測(cè)性設(shè)計(jì)分析[J].電子測(cè)量技術(shù)，2007(7).